Del 02-10-2013 al 05-10-2013


Conectividad en FPGAs de Xilinx 2013

Este curso introduce los conceptos fundamentales de la conectividad en las FPGAs de Xilinx. La atención se centra en los aspectos fundamentales de los transceptores (transceivers), bus PCIe, interfaces de memoria, Ethernet MACs, buses AXI y estándares específicos de entrada salida.

Descriptores preliminares:

Multi-Gigabit Serial I/O: Uso de los transceptores GTP y GTX de las Spartan 6 y series 7. Entender y utilizar las características de los bloques del transceptor, tales como codificación 8B/10B y 64B/66B, corrección de reloj, etc.
Interfaces de Memoria de alta velocidad: Uso de la herramienta MIG (Memory Interface Generator), descripción de las características y necesidades de los principales tipos de memoria (DDR2 y DDR3), además comentarios de RLDRAMII, LPDDR y QDRII.
Controladores MAC Ethernet: Conceptos básicos de Ethernet. Entender las diversas soluciones que ofrece Xilinx para conectividad Ethernet.
Buses AXI: AMBA AXI-4 (Advanced eXtensible Interface 4) es la especificación de buses de ARM que utiliza  Xilinx para la interconexión en ISE y Vivado. Se revisan las características de los buses AXI4, AXI4-lite y AXI4-stream.
Herramientas software a utilizar: Xilinx ISE® Design Suite: System Edition 14.x , Vivado 2013.x, ChipScope™ Pro software 14.x, Mentor Graphics ModelSim simulator 10.x

Arquitecturas hardware a usar: 7 series FPGAs, Spartan-6 y Virtex-6

Prerrequisitos:

Conocimientos de lenguajes de descripción hardware (VHDL o Verilog), Mínima experiencia en las herramientas de implementación de Xilinx (ISE) y simulación (Modelsim ó ISim), Experiencia en el diseño digital.

Fechas:

Miércoles 2, jueves 4 y viernes 5 de octubre de 2013 de 9 a 18 hs

Fundación Tripartida

Recuerde que su empresa puede beneficiarse de las subvenciones de la fundación tripartita.