Del 01-01-2016 al 31-07-2016


Cursos Tecnología FPGAs de Xilinx 2016

Cursos Tecnología Xilinx 2016 (Vivado, Zynq AP-SOC, serie-7: Virtex, Kintex, Artix, Ultrascale, Zynq Ultrascale, HLS, SDSoC, SDK, Linux en Xilinx)

Xil_ATP_1200_02

Electratraining, ahora como Xilinx ATP (Authorized Training Provider), ofrece entrenamientos intensivos en tecnología Xilinx, tanto presenciales como a distancia (Live Online).

La modalidad presencial son sesiones diarias de 8 hs de duración, de 9 a 18, con pausa de café y comida. Típicamente se desarrollan en Madrid, en el campus Cantoblanco de la Universidad Autónoma de Madrid.

Las sesiones a distancia (online) son de 4,5 hs con pausa intermedia (14:00 a 18:30 hora Europea – CET). Se utiliza la plataforma adobe connect (con la posibilidad de interactuar con los profesores) y ordenadores en la nube con las herramientas de Xilinx instaladas, se requiere conexión estable a internet tanto para seguir la teoría como la práctica.

El material e información se distribuye en inglés en tanto las clases son dictadas en español. Existe la posibilidad de dictado en Ingles para cursos In-Company.

Podéis acceder a la planicación de próximos cursos en www.electratraining.org para ver detalles de cada curso o consultar a info@electratraining.org.

HDL for FPGA Program / Programa HDL para FPGAs

DL01: HDL (Hardware Description Languages) Logical Synthesis and Simulation for Xilinx FPGA design

HL01: HDL (Lenguajes de Descripción Hardware) Síntesis lógica y simulación para FPGAs de Xilinx

Breve resumen: Este curso es una introducción detallada al lenguaje VHDL. Énfasis en escritura de código sintetizable y escritura de código de simulación para bancos de pruebas (testbench). Este curso también introducir nociones de Verilog y la forma de interactuar con VHDL.

(Presencial 3 días, online 5 sesiones)

 

Vivado Design Suite Program / Programa Vivado

FP01: Essential Vivado Design Suite : 7-Series, TCL, Static Timing Analysis, Design Constraints

FP01: Vivado fundamental: Serie-7, TCL, Análisis estático de tiempo y restricciones de diseño.

Breve Resumen: Formación esencial sobre el uso de Vivado ™ Design Suite. Principales características de los dispositivos de Xilinx. Restricciones de diseño (XDC), análisis estático de tiempos (STA), buenas prácticas de diseño. Sintetizar, implementar y descarga del diseño a la FPGA. Simular y depurar un sistema FPGA.

(Presencial 3 días, online 5 sesiones)

FP02: Advanced Vivado Design Suite: Advanced Timing, Tools and Techniques.

FP02: Diseño Vivado FPGAs Avanzado: Timing. herramientas y técnicas avanzadas.

Breve Resumen: Formación avanzada en el flujo Vivado™. Análisis avanzado timings y restricciones (exceptions, false y multi-cycle path). Técnicas de floorplanning para mejorar el rendimiento y el uso de comandos Tcl tanto en batch como basado en proyecto. Metodología de diseño Xilinx UltraFast e ideas clave para optimizar los diseños.

Incluye: Vivado Design Suite, Advanced XDC & STA and UltraFast Metodology.

(Presencial 3 días, online 5 sesiones)

 

Embedded-Zynq Program / Programa empotrados-Zynq

EM01: Essential Embedded Systems Design with Xilinx FPGA

EM01: Esencial Sistemas Embebidos en FPGA de Xilinx

Breve resumen:Actualización en el desarrollo de sistemas embebidos utilizando Vivado® Design Suite en dispositivos Xilinx. El curso se basa especialmente Zynq (AP-SoC) aunque también Microblaze. EL curso enseña a crear periféricos para ampliar el sistema así como simularles utilizando modelos funcionales del bus (BFMs).

(Presencial 3 días, online 5 sesiones)

EM02: Advanced Features and Techniques of Embedded Systems Design

EM02: Sistemas Embebidos en FPGA avanzado

Breve resumen:Ayuda a desarrolladores a entender y utilizar los componentes avanzados de las arquitecturas Zynq® o MicroBlaze ™. Detalla los componentes individuales en el PS: periféricos I/O, timers, caché, DMA e interrupciones. Énfasis en el acceso a la DDR de la lógica PL y acceso eficiente en la interconexión PL-PS. Introducción a las técnicas de programación de software y Linux en Sistemas embebidos en Xilinx.

(Presencial 3 días, online 5 sesiones)

EML1: Build a Linux distribution for Xilinx FPGA

EML1: Construir una distribución Linux para FPGAs de Xilinx

Incluye: Linux using Yocto and intro drivers.

(Presencial 3 días, online 5 sesiones)

 

DSP-HLS-SDx Program / Programa DSP-HLS-SDx

HLS1: High Level Syntesis for Xilinx FPGAs using Vivado-HLS

HLS1: Síntesis de alto nivel para FPGAs de Xilinx con Vivado-HLS

(Presencial 2 días, online 3 sesiones)

HLS1 – Presencial: M25 – X26 noviembre

SDS1: SDSoc development environment

SDS1: Diseño de sistemas con Xilinx SDSoc

(Presencial 2 días, online 3 sesiones)

DSP1: DSP Design Using System Generator

DSP1: Diseño DSP en FPGA usando System Generator

(Presencial 3 días, online 5 sesiones)

SDA1: SDAccel for algorithm acceleration

SDA1: Aceleración de Algoritmos con SDAccel