Del 06-10-2020 al 15-10-2020
Sistemas Empotrados en Xilinx Zynq y Zynq US+: Essential Embedded (VILT 2020)
Sistemas Empotrados en Xilinx Zynq y Zynq US+ : Essential Embedded (VILT 2020)
La formación de SoC-ESS and Soc-ADV pasa a formato VILT (Virtual Instructor–Led Training). La formación VILT también conocida como Live-On-Line los instructores transmiten en directo el curso y están disponibles para interactuar durante la parte práctica.
La parte práctica se mantiene usando Vivado 2020.1 (las instrucciones de instalación y detalles serán dados por adelantado) y será necesario contar con una tarjeta de desarrollo Zybo Z-20. La formación VILT posee un 30% de descuento respecto a la versión presencial.
Cada día de curso presencial, se transforma en dos sesiones de medio día. Este curso SoC-ESS de tres días se transforma en 6 sesiones de mediodía.
Se trata de 2 cursos interrelacionados, aunque independientes entre si, que exploran tanto las alternativas hardware como software en el desarrollo de sistemas empotrados basados en FPGAs de Xilinx:
- SoC-ESS: Sistemas Embebidos en FPGA de Xilinx: HW y SW Esencial (Essential SoC). Ahora en formato VILT
- SoC-ADV: Sistemas Embebidos en FPGA de Xilinx: HW y SW Avanzados (Advanced SoC). Ahora en formato VILT
SoC-ESS: Breve resumen: Se explica el desarrollo de sistemas empotrados en FPGAs de Xilinx, tanto el diseño hardware con Vivado-IP Integrator como software desde SDK (Software Development Kit). El curso se basa especialmente Zynq 7000 SoC aunque también se describen y utilizan Microblaze y Zynq ultraScale+ (MPSoC).
SoC-ADV: Breve resumen: Ayuda a desarrolladores a entender y utilizar los componentes avanzados de las arquitecturas Zynq® y Zynq ultraScale+. Para Zynq detalla los componentes individuales en el PS: periféricos I/O, timers, caché, DMA e interrupciones. Énfasis en el acceso a la DDR desde la lógica PL y acceso eficiente en la interconexión PL-PS. En Zynq UltraScale+ estudio en de los elementos clave de la unidad de procesamiento (APU – application processing unit) y la unidad de procesamiento en tiempo real (RPU – real-time processing unit). Introducción a Petalinux. Procesamiento simetrico y asimetrico de los procesadores.
Puede ver información sobre este curso y la planificación de cursos Xilinx para el segundo semestre 2020 aquí.
Descriptores y detalles:
Puede consultar los detalles de esta edición pincha aquí.
Fechas:
- SoC-ESS-VILT: martes 6, miércoles 7, jueves 8, martes 13, miércoles 14 y jueves 15 de octubre de 2020 de 15:00 a 19:00h. (6 sesiones).
- SoC-ADV: lunes 26, martes 27, miércoles 28, jueves 29 de octubre, martes 3 y miércoles 4 de noviembre 2020 de 15:00 a 19:00h. (6 sesiones).
Lugar de realización:
Escuela Politécnica Superior
Universidad Autónoma de Madrid (UAM)
Francisco Tomás y Valiente, 11
28049 MADRID
Puede ver como llegar (Aquí).
La versión VILT utiliza MS-TEAMS.
Fundación Fundae:
Recuerde que su empresa puede beneficiarse de las subvenciones de la fundación fundae (antigua fundación tripartita)
Pre-registro:
