Detalle del Curso
Entrenamiento Intensivo 2003 sobre
FPGAs Xilinx - VHDL - Entorno de Diseño ISE
Contenido del Curso
Semana I:
FPGAS / Herramienta EDA: Diagrama de flujo de diseño y opciones tecnológicas. Arquitecturas de FPGAs. Interconexión. Skew y distribución de reloj. Frecuencia máxima. Circuitos pad-limited y core-limited. Familias de FPGAs de Xilinx. Modelo de Retardos. Herramienta EDA: Entrada, Simplificación, Technology Mapping, Place-Route. Simulated Annealing. Simulación: Controlabilidad y observabilidad. Herramienta ISE. Project Navigator (Códigos fuentes y procesos asociados). Herramientas de Síntesis (Xilinx Synthesis Tool - XST y Synplify Pro). Design Entry Tools (HDL Editor, Core Generator, Schematic Editor, State Editor). Opciones de Implementación. Análisis de Reports. Simulador Modelsim (Behavioral and Timing Simulation). Modos de configuración.
VHDL 1: Introducción. Entidad y arquitectura. Tipos de señales. Operadores. Sentencias secuenciales y concurrentes. Lista de sensibilidad. Variables. Registros en VHDL. Memoria implícita. Máquinas de estados. Inferencia de alta impedancia. Diseño jerárquico. Simulación funcional, post-síntesis y post-layout. Simulación vs. Síntesis: código behavioral o RTL.
Semana II:
VHDL 2: Memorias. Representación de tiempos en VHDL. Codificaciones One-Hot, Zero-One-Hot y otras. Estructuras repetitivas y generadores de módulos. Técnicas avanzadas de verificación: tesbenches complejos. Diseño orientado a síntesis: consejos de codificación. Interacción con simuladores (TCL/TK). Conexión VHDL - C/C++. Diseño a nivel de sistema de m-procesadores embebidos.
Opciones Avanzadas de Diseño: User Constraint File (Fichero UCF). Ejercicios de optimización utilizando las herramientas Floorplanner y FPGA Editor. Opciones avanzadas de síntesis. RPM (emplazamiento relativo). Xpower (estimación de consumo). JTAG. Reconfiguración en tiempo de ejecución. Tecnología JBits.
Diseño de alta velocidad en FPGAs: Fallos de Sincronización: Doble Captura y Captura Nula. Skew máximo admisible. Pipelining: Latencia y throughput. Métodos heurísticos de segmentación. Skewing y deskewing. Granularidad y Profundidad de Lógica. Funciones de costo. Comunicación global y local. Compromiso área-velocidad-latencia. Determinismo del PPR. Wave-Pipelining.