Información General
Entrenamiento Intensivo Verano 2005 sobre
FPGAs Xilinx - VHDL - Entorno de Diseño ISE
Información General
Conocimientos Previos:
Nociones básicas de Electrónica Digital y experiencia en el diseño VHDL. De no cumplir este último requisito puede optar por asistir a la Semana 0.
Horarios:
Semana 0: Lunes 12, Martes 13 de septiembre de 2005, de 9 a 18 hs.
Semana 1: Lunes 19, Martes 20 y Miércoles 21 de septiembre de 2005, de 9 a 18 hs.
Semana 2: Miércoles 28, Jueves 29 y Viernes 30 de septiembre de 2005, de 9 a 18 hs.
Precios:
Intro VHDL + Curso Completo (Semana 0, 1 y 2): 1450 €.
Curso Completo (Semana 1 y 2): 1250 € .
Intro VHDL + Semana 1: 1050 €.
Semana 2: 900 €.
El precio incluye el material del curso, comidas y cafés. Todos los precios incluyen el 16% de IVA.
Forma de pago:
Una vez recibida la confirmación de la reserva de plaza, puede enviar el pago hasta el 12 de septiembre de 2005, por transferencia bancaria a la Fundación General de la Universidad Autónoma de Madrid, cuenta 2038-1530-95-6000048309 (Referencia Entrenamiento FPGA). Envíe una copia del justificante de transferencia al fax: 91 497 2235. Información sobre facturación y pagos elias.todorovich@uam.es
Lugar:
Los seminarios se llevan a cabo en la Escuela Politécnica Superior de la Universidad Autónoma de Madrid, situada en la Ctra. de Colmenar Km.15, 28049 Madrid. Puede encontrar información sobre como llegar a la ETSI UAM en: http://www.ii.uam.es/esp/vias_acceso.html
La Escuela se encuentra comunicada por autovía (M40 + M607 Ctra. de Colmenar), Autobuses y Trenes de Cercanías. No existen problemas de aparcamiento en la zona.
Reserva de Plaza:
El curso tiene un cupo limitado a 24 asistentes. Puede reservar plaza vía web o enviando por fax (91 497 22 35) los siguientes datos:
Nombre y Apellido:
Empresa:
Teléfono de contacto:
e-mail:
Fax:
Webpage:
Reserva de Plaza:
□ Semana 0, 1, 2.
□ Semana 1, 2.
□ Semana 0, 1.
□ Semana 2.