|
Curso 2002 sobre FPGAs Xilinx - VHDL -
Entorno de Diseño ISE |
|
Contenido del Curso Semana 1: FPGAS / Herramienta EDA: Diagrama de flujo de diseño y
opciones tecnológicas. Retardo intrínseco y extrínseco Arquitecturas de
FPGAs. Interconexión. Skew y
distribución de reloj. Frecuencia máxima Circuitos pad-limited y core-limited. Familias Xilinx de FPGAs.
Herramienta EDA:
Entrada, Simplificación, Technology Mapping, Place-Route. Simulated Annealing. Opciones de diseño. Simunlación. Controlabilidad y
observabilidad. Reports. Herramienta ISE. Project Navigator (Códigos fuentes y procesos
asociados). Herramientas de Síntesis (Xilinx Synthesis Tool - XST y FPGA Express). Design Entry Tools (HDL Editor, Core Generator,
Schematic Editor, State Editor). Opciones de Implementación. Simulador Modelsim (Behavioral and Timing Simulation). VHDL 1: Introducción. Entidad y
arquitectura. Tipos de señales. Operadores. Sentencias secuenciales y
concurrentes. Lista de sensibilidad. Variables. Registros en VHDL. Memoria
implícita. Máquinas de estados. Inferencia de alta impedancia. Diseño
jerárquico. Simulación funcional, post-síntesis y post-layout. Simulación vs. Síntesis: código behavioral o RTL. Semana 2: VHDL 2 / Opciones Avanzadas de
Diseño:
Memorias. Representación de tiempos en VHDL. Codificaciones One-Hot,
Zero-One-Hot y otras. Estructuras repetitivas y generadores de módulos.
Técnicas avanzadas de verificación: tesbenches complejos. Diseño orientado a
síntesis: consejos de codificación. Simuladores y sintetizadores comerciales.
Revisión Herramienta ISE. Fichero UCF. Ejercicios de optimización utilizando
las herramientas Floorplanner y FPGA Editor. RPM (emplazamiento relativo). Xpower (estimación de consumo). JTAG.
Reconfiguración en tiempo de ejecución. Tecnología JBits. Diseño de alta velocidad en FPGAs: Fallos de Sincronización: Doble
Captura y Captura Nula. Skew
máximo admisible. Técnicas de aceleración de circuitos digitales: Pipelining. Latencia y throughput. Métodos heurísticos de
segmentación. Registros de skewing y deskewing. Granularidad y Profundidad de Lógica. Funciones de
costo. Comunicación global y local. Compromiso área-velocidad-latencia. Ley
de los Rendimientos Decrecientes. Determinismo del PPR. Wavepipelining. Actividades Segundo Semestre: Durante
los días Miércoles 2, Jueves 3 y Viernes 4 de Octubre de 2002, de 9 a 18 hs.
Se llevará a cabo el curso Computer Arithmetic-Custom DSPs. Se requiere conocimientos de VHDL y
la Herramienta ISE. Los descriptores
de este curso, que tiene una importante componente de laboratorio, son: Introducción a la aritmética digital.
Formatos de representación: fixed-point y floating point. Implementación HW de
operaciones básicas: suma y multiplicación. Optimización de funciones
aritméticas en FPGAs: cadenas de acarreo. Técnicas especiales para FPGAs:
Aritmética Serie, Aritmética Distribuida y Aritmética Digit-Serial. Técnicas especiales de alta
velocidad: Aritmética de cuerpos finitos (RNS). Técnicas especiales para
generación de funciones: CORDIC. Transformadas discretas. |
