Detalle del Curso
Entrenamiento Intensivo 2006 sobre
Xilinx EDK: MicroBlaze y PowerPC
Contenido del Curso
Los descriptores del curso para cada día son:
Básico - Día 1:
Introducción al desarrollo de sistemas embebidos. Flujo de diseño en Xilinx EDK. Descripción de MicroBlaze (MB) y PowerPC (PPC). Comparación con otras alternativas. Buses de comunicación: OPB, PLB, AMBA.
Desarrollo de sistemas embebidos básicos basados en MB y PPC. Uso de periféricos sencillos (GPIO, UART, timer, etc…). Manejo de diferentes proyectos SW. Depuración elemental con GDB. Manejo de interrupciones simple y con controladores de interrupciones.
Básico - Día 2:
Diseño de IPs a medida: descripción en detalle del OPB, introducción al IPIF, uso de los wizards disponibles en EDK. Introducción al concepto de diseño para reutilización (design for reuse). Ejemplo práctico (controlador PWM). Validación del core con simulaciones VHDL en ModelSim.
Temas básicos en el desarrollo de software: peculiaridades de la programación para EDK, implementación de drivers para el manejo de periféricos, opciones básicas de compilación.
Básico - Día 3:
Periféricos avanzados: controladores de memoria, Ethernet. Técnicas software avanzadas: bootloaders, ejecución de programas desde la memoria externa. Manejo avanzado de las herramientas GNU: linker scripts, makefiles. Aplicación de ejemplo (servidor web).
Avanzado - Día 1:
Desarrollo de aplicaciones complejas con el SDK (Software Development Kit). Manejo de archivos (MFS). Aplicaciones en red (LwIP).
Multiproceso con Xilkernel. Mejora de prestaciones en MB: cachés, FPU, juego de instrucciones. Cachés y MMU de PPC. Síntesis con herramientas alternativas a XST: Synplify.
Avanzado - Día 2:
Desarrollo avanzado de IPs (master OPB/PLB) Introducción a las herramientas de soporte para los buses IBM CoreConnect (BFM). Simulaciones de cores maestros con BFM.
Modelado de sistemas completos en ModelSim. Scripts de simulación, simulaciones funcionales y post-layout.
Verificación en tiempo real: ChipScope. ILA y cores de análisis de bus OPB/PLB.
Avanzado - Día 3:
Codiseño HW/SW: particionado del algoritmo basado en profiling, desarrollo de coprocesadores basados en buses de propósito general (OPB/PLB) o específicos (FSL/APU).
Memoria Flash: herramientas para su manejo, sistemas autónomos. Sistemas operativos: uClinux. Introducción, ventajas y demostración sobre MB.